职位描述：独立完成ASIC功能模块的设计任务，包括：需求分析，架构定义，RTL编码，模块设计，逻辑综合和时序分析；
独立完成ASIC功能模块的验证任务，包括：制定验证方案，搭建测试环境，编写测试用例，仿真debug；
负责芯片顶层及子模块的逻辑综合和时序分析; 以及相关DFT RTL代码编写，扫描链，MBIST电路，边界扫描电路插入，以及测试pattern的生成及仿真等；
作为芯片的设计者，配合系统工程师、物理实现工程师和测试工程师，解决功能验证、平面布置图设计、时序优化/收敛、可测试设计和芯片测试方面的问题。职位要求：硕士及以上学历，电子工程或计算机科学相关专业；
熟悉RTL Coding/UVM (Verilog/SystemVerilog)；
熟悉ASIC的设计流程，特别是从规格文档到架构定义，再到RTL实现、验证和综合；
熟练应用EDA工具（Synopsys或Cadence）：VCS、Xcelium、DC、PT等；
熟悉C/C++语言、perl、python等脚本语言；
有ARM、RISC-V等处理器设计背景，熟悉SOC片上总线协议如AMBA、NOC的优先；
有MIPI、HDMI、DP、SPDIF、I2S等音视频接口背景的优先；
有USB、PCIe、Etherｎｅｔ、DDR、SD/eMMC、SPI、CAN等接口背景的优先；
有处理器、计算机体系结构、人工智能、图像信号处理或视频处理知识背景的优先；
富有事业心和团队合作精神，良好的中英文听说读写能力。

上班地址：-四川-成都-四川省/成都市/高新区天府软件园(C区)天华二路219号