硬件工程师笔试主观题

硬件工程师笔试主观题5例

1、什么是 Setup和 Hold 时间？
答：Setup/Hold Time 用于测试芯片对输入信号和时钟信号之间的时间要求。建立时间 (Setup  Time)是指触发器的时钟信号上升沿到来以前，数据能够保持稳 定不变的时间。输入数据信号应提前时钟上升沿 (如上升沿有效)T 时间到达芯片，这个 T就是建立时间通常所说的 SetupTime。如不满足 Setup Time，这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿到来时，数据才能被打入 触发器。保持时间(Hold Time)是指触发器的时钟信号上升沿到来以后，数据保持稳定不变的时间。如果 Hold Time 不够，数据同样不能被打入触发器。
2、什么是竞争与冒险现象？怎样判断？如何消除？
答：在组合逻辑电路中，由于门电路的输入信号经过的通路不尽相同，所产生的延时也就会不同，从而导致到达该门的时间不一致，我们把这种现象叫做竞争。由于竞争而在电路输出端可能产生尖峰脉冲或毛刺的现象叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。
3、什么是同步逻辑和异步逻辑？同步电路与异步电路有何区别？
答：同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系 .电路设计可分类为同步电路设计和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作 ，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的 “开始”和“完成”信号使之同步。异步电路具有下列优点：无时钟歪斜问题、 低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性。
4、你知道那些常用逻辑电平？TTL 与 COMS 电平可以直接互连吗？
答：常用的电平标准，低速的有 RS232、RS485 、RS422、 TTL、CMOS 、LVTTL、 LVCMOS、ECL 、ECL、 LVPECL 等，高速的有 LVDS、 GTL、PGTL 、 CML、 HSTL、SSTL 等。
一般说来， CMOS 电平比 TTL 电平有着更高的噪声容限。如果不考虑速度 和性能，一般 TTL 与 CMOS 器件可以互换。但是需要注意有时候负载效应可能引起电路工作不正常，因为有些 TTL 电路需要下一级的输入阻抗作为负载才能 正常工作。
5、你所知道的可编程逻辑器件有哪些？
答：ROM(只读存储器)、 PLA(可编程逻辑阵列)、 FPLA(现场可编程逻辑阵列)、 PAL(可编程阵列逻辑)GAL(通用阵列逻辑 )，EPLD( 可擦除的可编程逻辑器件 )、 FPGA( 现场可编程门阵列 )、CPLD( 复杂可编程逻辑器件 )等 ，其中 ROM、 FPLA、 PAL 、GAL、 EPLD 是出现较早的可编程逻辑器件， 而 FPGA 和 CPLD 是当今最流行的两类可编程逻辑器件。FPGA 是基于查找表结构的，而 CPLD 是基于乘积项结构的。

硬件工程师笔试主观题10例

1、描述反馈电路的概念，列举他们的应用
反馈是将放大器输出信号 (电压或电流)的一部分或全部，回收到放大器输入端与输入信号进行比较 (相加或相减)，并用比较所得的有效输入信号去控制输出，负反馈可以用来稳定输出信号或者增益，也可以扩展通频带，特别适合于自动控制系统。正反馈可以形成振荡，适合振荡电路和波形发生电路。
2、负反馈种类及其优点
电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈
降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展，放大器的通频带，自动调节作用
3、放大电路的频率补偿的目的是什么，有哪些方法
频率补偿 是为了改变频率特性，减小时钟和相位差，使输入输出频率同步相位补偿 通常是改善稳定裕度，相位补偿与频率补偿的目标有时是矛盾的
不同的电路或者说不同的元器件对不同频率的放大倍数是不相同的，如果输入信号不是单一频率，就会造成 高频放大的倍数大，低频放大的倍数小 ，结果输出的波形就产生了失真
放大电路中频率补偿的目的 ：一是改善放大电路的高频特性，二是克服由于引入负反馈而可能出现自激振荡现象，使放大器能够稳定工作。
在放大电路中，由于 晶体管结电容的存在常常会使放大电路频率响应的高频段不理想 ，为了解决这一问题，常用的方法就是在电路中引入负反馈。然后，负反馈的引入又引入了新的问题，那就是负反馈电路会出现自激振荡现象，所以为了使放大电路能够正常稳定工作，必须对放大电路进行频率补偿。
频率补偿的方法可以分为 超前补偿和滞后补偿 ，主要是通过接入一些阻容元件来改变放大电路的开环增益在高频段的相频特性，目前使用最多的就是锁相环
4、选择电阻时要考虑什么？
主要考虑电阻的封装、功率、精度、阻值和耐压值等。
5、在CMOS电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用 P管还是N管，为什么
答：用 N 管。N 管传递低电平， P 管传递高电平。N 管的阈值电压为正， P 管的阈值电压为负。在 N 管栅极加 VDD，在漏极加VDD，那么源级的输出电压范围为 0到VDD-Vth ，因为 N 管的导通条件是 Vgs>Vth，当输出到达 VDD-Vth 时管子已经关断了。所以当栅压为 VDD时，源级的最高输出电压只能为 VDD-Vth。这叫阈值损失。N 管的输出要比栅压损失一个阈值电压。因此不宜用 N 管传输高电平。P 管的输出也会比栅压损失一个阈值。同理栅压为 0时，P 管 源级的输出电压范围为 VDD到｜Vth ｜，因此不宜用 P管传递低电平。
6、DAC 和 ADC 的实现各有哪些方法？
实现 DAC 转换的方法有：权电阻网络 D/A 转换，倒梯形网络 D/A 转换， 权电流网络 D/A 转换、权电容网络 D/A 转换以及开关树形 D/A 转换等。
实现 ADC 转换的方法有：并联比较型 A/D 转换，反馈比较型 A/D 转换，双 积分型 A/D 转换和 V-F 变换型 A/D 转换。
7、A/D 电路组成、工作原理
A/D 电路由取样、量化和编码三部分组成，由于模拟信号在时间上是连续信 号而数字信号在时间上是离散信号，因此 A/D 转换的第一步就是要按照奈奎斯 特采样定律对模拟信号进行采样。又由于数字信号在数值上也是不连续的，也就 是说数字信号的取值只有有限个数值，因此需要对采样后的数据尽量量化，使其 量化到有效电平上，编码就是对量化后的数值进行多进制到二进制二进制的转换。
8、为什么一个标准的倒相器中 P 管的宽长比要比 N 管的宽长比大？
和载流子有关， P 管是空穴导电，N 管电子导电，电子的迁移率大于空穴，同样的电场下， N 管的电流大于 P 管，因此要增大 P 管的宽长比，使之对称， 这样才能使得两者上升时间下降时间相等、高低电平的噪声容限一样、充电和放电是时间相等
9、锁相环有哪几部分组成 ?
锁相环路是一种反馈控制电路，简称锁相环（ PLL）锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现 输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来锁相环通常由鉴相器（ PD）、环路滤波器（LF）和压控振荡器（ VCO）三部 分组成。锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出 信号的相位差，并将检测出的相位差信号转换成电压信号输出，该信号经低通滤 波器滤波后形成压控振荡器的控制电压，对振荡器输出信号的频率实施控制。
10、如何解决亚稳态
亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当 一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在亚稳态期间，触发器输出一些中间级电平，或 者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器 级联式传播下去。解决方法主要有：(1)降低系统时钟；(2)用反应更快的 FF；(3) 引入同步机制，防止亚稳态传播；(4)改善时钟质量，用边沿变化快速的时钟信号；(5)使用工艺好、时钟周期裕量大的器件

硬件工程师笔试主观题15例

1、同步电路和异步电路的区别是什么？ 
答：同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。
电路设计可分类为同步电路和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。异步电路具有下列优点--无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性 
整个设计中只有一个全局时钟成为同步逻辑。只有时钟脉冲同时到达各记忆元件的时钟端，才能发生预期改变。󰀀多时钟系统逻辑设计成为异步逻辑。电路状态改变由输入信号引起同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。
2、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？ 
答；线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用oc门可能使灌电流过大，而烧坏逻辑门。同时在输出端口应加一个上拉电阻。
3、你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？ 
答：常用逻辑电平：12V，5V，3.3V；TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。
TTL集成电路的主要型式为晶体管－晶体管逻辑门（transistor-transistor logic gate），TTL大部分都采用5V电源。
1.输出高电平Uoh和输出低电平Uol   Uoh≥2.4V,Uol≤0.4V 
2.输入高电平和输入低电平           Uih≥2.0V，Uil≤0.8V 
 CMOS电路是电压控制器件，输入电阻极大，对于干扰信号十分敏感，因此不用的输入端不应开路，接到地或者电源上。CMOS电路的优点是噪声容限较宽，静态功耗很小。
1.输出高电平Uoh和输出低电平Uol   Uoh≈VCC，Uol≈GND 
2.输入高电平Uoh和输入低电平Uol   Uih≥0.7VCC,Uil≤0.2VCC    
OC门，即集电极开路门电路，OD门，即漏极开路门电路，必须外界上拉电阻和电源才能将开关电平作为高低电平用。否则它一般只作为开关大电压和大电流负载，所以又叫做驱动门电路。
TTL和COMS电路比较：  
     1）TTL电路是电流控制器件，而CMOS电路是电压控制器件。
     2）TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。COMS电路的速度慢，传输延迟时间长(25-50ns),但功耗低。COMS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。
COMS电路的锁定效应：  
     COMS电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大。这种效应就是锁定效应。当产生锁定效应时，COMS的内部电流能达到40mA以上，很容易烧毁芯片。
防御措施：
1）在输入端和输出端加钳位电路，使输入和输出不超过不超过规定电压。
2）芯片的电源输入端加去耦电路，防止VDD端出现瞬间的高压。
3）在VDD和外电源之间加限流电阻，即使有大的电流也不让它进去。
4）当系统由几个电源分别供电时，开关要按下列顺序：开启时，先开启COMS路得电 源，再开启输入信号和负载的电源；关闭时，先关闭输入信号和负载的电源，再关闭COMS电路的电源。
COMS电路的使用注意事项  
1）COMS电路时电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强。所以，不用的管脚不要悬空，要接上拉电阻或者下拉电阻，给它一个恒定的电平。
2）输入端接低内阻的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的电流限制在1mA之内。
3）当接长信号传输线时，在COMS电路端接匹配电阻。
4）当输入端接大电容时，应该在输入端和电容间接保护电阻。电阻值为R=V0/1mA.V0是外界电容上的电压。
5）COMS的输入电流超过1mA，就有可能烧坏COMS。
拉电流：逻辑门输出为高电平时的负载电流。
灌电流：逻辑门输出为低电平时的负载电流。
4、如何解决亚稳态。
答：亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。解决的方法：用反应快的触发器，降底时钟的频率，改善时钟质量，引入同步机制。
5、集成电路前端设计流程，写出相关的工具。
答：集成电路的前端设计主要是指设计 IC 过程的逻辑设计、功能仿真，而后端设计则是指设计 IC 过程中的版图设计、制板流片。前端设计主要负责逻辑实现，通常是使用 verilog/VHDL 之类语言，进行行为级的描述。而后端设计，主要负责将前端的 设计变成真正的 schematic&layout，流片，量产。
集成电路前端设计流程可以分为以下几个步骤：(1)设计说明书；(2)行为级 描述及仿真；(3)RTL 级描述及仿真；(4)前端功能仿真。
硬件语言输入工具有 SUMMIT，VISUALHDL ，MENTOR 和 RENIOR 等；图形输入工具有: Composer(cadence)， Viewlogic (viewdraw)等；
数字电路仿真工具有：Verolog：CADENCE 、Verolig-XL、 SYNOPSYS、VCS 、MENTOR、 Modle-sim
VHDL：CADENCE 、NC-vhdl、 SYNOPSYS、VSS 、MENTOR、 Modle-sim
模拟电路仿真工具：HSpice Pspice，
6、是否接触过自动布局布线 ,请说出一两种工具软件，自动布局布线需要哪些基本元素
答：Protel99se  ORcad  Allegro Pads2007  powerpcb  焊盘 阻焊层 丝印层  互联线  注意模拟和数字分区域放置   敏感元件应尽量避免噪声干扰 信号完整性 电源去耦
7、描述你对集成电路工艺的认识
答：集成电路是采用半导体制作工艺，在一块较小的单晶硅片上制作上许多晶体管及电阻器、电容器等元器件，并按照多层布线或遂道布线的方法将元器件组合成完整的电子电路。
（一）按功能结构分类
模拟集成电路和数字集成电路
（二）按制作工艺分类
厚膜集成电路和薄膜集成电路。
（三）按集成度高低分类
小规模集成电路、中规模集成电路、大规模集成电路和超大规模集成电路
（四）按导电类型不同分类
双极型集成电路和单极型集成电路。
双极型集成电路的制作工艺复杂，功耗较大，代表集成电路有 TTL、ECL 、HTL、 LST-TL、STTL 等类型
单极型集成电路的制作工艺简单，功耗也较低，易于制成大规模集成电路，代表集成电路有 CMOS、NMOS 、PMOS等类型
8、列举几种集成电路典型工艺，工艺上常提到 0.25,0.18指的是什么
答：制造工艺：我们经常说的 0.18微米、0.13 微米制程，就是指制造工艺了。制造工艺直接关系到 cpu的电气性能，而0.18微米、 0.13微米这个尺度就是指的是 cpu核心中线路的宽度,MOS管是指栅长。
9、有源滤波器和无源滤波器的区别
答：无源滤波器：这种电路主要有无源元件 R、L 和 C 组成；
有源滤波器：集成运放和 R、C 组成，具有不用电感、体积小、重量轻等优点。集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作用。但 集成运放带宽有限 ，所以目前的有源滤波电路的工作频率难以做得很高。
10、名词解释：SRAM、SSRAM 、SDRAM、压控振荡器 (VCO)     
答：SRAM：静态 RAM ；DRAM：动态 RAM；SSRAM ：Synchronous Static Random  Access  Memory  同步静态随机访问存储器，它的一种类型的 SRAM。SSRAM 的所有访问都在时钟的上升 /下降沿启动。地址、数据输入和其它控制信号均与时钟信号相关。
这一点与异步 SRAM 不同，异步 SRAM 的访问独立于时 钟，数据输入和输出都由地址的变化控制。SDRAM：Synchronous DRAM 同步动态随机存储器。
11、名词解释：IRQ、BIOS 、USB、VHDL 、SDR。
答：
(1) IRQ：中断请求
(2)BIOS：BIOS 是英文"Basic Input Output System"的缩略语，直译过来后中 文名称就是"基本输入输出系统 "。其实，它是一组固化到计算机内主板上一个 ROM 芯片上的程序，它保存着计算机最重要的基本输入输出的程序、系统设置 信息、开机后自检程序和系统自启动程序。其主要功能是为计算机提供最底层的、 最直接的硬件设置和控制。
(3) USB：USB ，是英文 Universal Serial BUS（通用串行总线）的缩写，而其 中文简称为“通串线，是一个外部总线标准，用于规范电脑与外部设备的连接和通讯。
(4) VHDL：VHDL 的英文全写是：VHSIC（Very High Speed Integrated Circuit ） Hardware  Description Language.翻译成中文就是超高速集成电路硬件描述语言。主要用于描述数字系统的结构、行为、功能和接口。
(5) SDR：软件无线电，一种无线电广播通信技术，它基于软件定义的无线通信协议而非通过硬连线实现。换言之，频带、空中接口协议和功能可通过软件 下载和更新来升级，而不用完全更换硬件。SDR 针对构建多模式、多频和多功 能无线通信设备的问题提供有效而安全的解决方案。
12、单片机上电后没有运转，首先要检查什么
答：首先应该确认电源电压是否正常。用电压表测量接地引脚跟电源引脚之间的电压，看是否是电源电压，例如常用的 5V。接下来就是检查复位引脚电压 是否正常。分别测量按下复位按钮和放开复位按钮的电压值，看是否正确。然后 再检查晶振是否起振了，一般用示波器来看晶振引脚的波形，注意应该使用示波器探头的“ X10”档。另一个办法是测量复位状态下的 IO 口电平，按住复位键不放，然后测量 IO 口( 没接外部上拉的 P0 口除外) 的电压，看是否是高电平，如果不是高电平，则多半是因为晶振没有起振。另外还要注意的地方是，如果使用片内 ROM 的话( 大部分情况下如此，现在 已经很少有用外部扩 ROM 的了 )，一定要将 EA 引脚拉高，否则会出现程序乱跑的情况。如果系统不稳定的话，有时是因为电源滤波不好导致的。在单片机的电源引脚跟地引脚之间接上一个 0.1uF 的电容会有所改善。如果电源没有滤波电容的话， 则需要再接一个更大滤波电容，例如 220uF 的。遇到系统不稳定时，就可以并上电容试试 (越靠近芯片越好)。
13、什么是频率响应，怎么才算是稳定的频率响应，简述改变频率响应曲线的几个方法
答：这里仅对放大电路的频率响应进行说明。在放大电路中，由于电抗元件 (如电容、电感线圈等)及晶体管极间电容的存在，当输入信号的频率过低或过高时，放大电路的放大倍数的数值均会降低，而且还将产生相位超前或之后现象。也就是说，放大电路的放大倍数 (或者称为增 益 )和输入信号频率是一种函数关系，我们就把这种函数关系成为放大电路的频 率响应或频率特性。放大电路的频率响应可以用幅频特性曲线和相频特性曲线来描述，如果一个 放大电路的幅频特性曲线是一条平行于 x 轴的直线( 或在关心的频率范围内平行 于 x 轴 )，而相频特性曲线是一条通过原点的直线 (或在关心的频率范围是条通过 原点的直线)，那么该频率响应就是稳定的
改变频率响应的方法主要有：
(1) 改变放大电路的元器件参数；
(2) 引入新的 元器件来改善现有放大电路的频率响应；
(3) 在原有放大电路上串联新的放大电 路构成多级放大电路。
14、基本放大电路的种类及优缺点，广泛采用差分结构的原因
答：基本放大电路按其接法分为共基、共射、共集放大电路。
共射放大电路既能放大电流又能放大电压，输入电阻在三种电路中居中，输出电阻较大，频带较窄
共基放大电路只能放大电压不能放大电流，输入电阻小，电压放大倍数和输出电阻与共射放大电路相当，频率特性是三种接法中最好的电路。常用于宽频带 放大电路。
共集放大电路只能放大电流不能放大电压，是三种接法中输入电阻最大、输 出电阻最小的电路，并具有电压跟随的特点。常用于电压大电路的输入级和输 出级，在功率放大电路中也常采用射极输出的形式。
广泛采用差分结构的原因是差分结构可以抑制温度漂移现象。
15、给出一差分电路，已知其输出电压 Y+和 Y-，求共模分量和差模分量
答：设共模分量是 Yc，差模分量是 Yd，则可知其输
Y+=Yc+Yd   Y-=Yc-Yd   可得  Yc=(Y+ + Y-)/2  Yd=(Y+ - Y-)/2